

Sistemas operativos

Procesos y hardware

Definiciones importantes y relación con el hardware

Definiciones

- **Programa:** Archivo con comandos que entiende un procesador (binario).
- **Monoprogramación o monotarea:** El procesador solo ejecuta un programa.
- **Multiprogramación o Multitarea:** El procesador es tan rápido que es capaz de procesar diferentes programas “al mismo tiempo” (es una ilusión para el usuario).
- **Procesamiento por lotes:** En un sistema monotarea, cuando los programas “hacen fila” para poderse ejecutar.
- **Monousuario:** Un único solo usuario.
- **Multiusuario:** Varios usuarios interactivos.
- **Interacción:** Un usuario introduce datos cuando un programa lo solicita.
- **Multiacceso:** Un programa con varios terminales.
- **Multiprocesador:** Varios procesadores (núcleos).
- **Tiempo compartido:** Multiprogramación, interacción + lotes.
- **Tiempo real:** Respuesta de acuerdo a entorno.
- **Combinados:** Mezcla varias modalidades.
- **Sistemas operativos Distribuidos:** Son sistemas autónomos, capaces de comunicación y cooperación mediante interconexiones de Hardware y Software. Ven el Sistema como si fuera uniprocador.

Proceso

Formalmente, un proceso se define como *“Una unidad de actividad que se caracteriza por la ejecución de una secuencia de instrucciones, un estado actual, y un conjunto de recursos del sistema asociados”*.

Otra definición es *“Las instrucciones de un programa destinadas a ser ejecutadas por un **procesador**”*.

Programa: Archivo con comandos (binario).

Proceso: Un programa en ejecución.

Andrew S. Tanenbaum propone la siguiente analogía:



"Un científico computacional con mente culinaria hornea un pastel de cumpleaños para su hija; tiene la receta para un pastel de cumpleaños y una cocina bien equipada con todos los ingredientes necesarios, harina, huevo, azúcar, leche, etc."

Situando cada parte de la analogía se puede decir que la receta representa el programa (el algoritmo), el científico computacional es el procesador y los ingredientes son las entradas del programa.

En este caso, el proceso es la actividad que consiste en que el científico computacional vaya leyendo la receta, obteniendo los ingredientes y horneando el pastel.

Procesadores: El hardware que va ligado al proceso

Arquitectura interna general







Procesadores

Antes del encapsulamiento

Procesadores: Antes del encapsulamiento



Harry and his Technicolor relay computer (photo courtesy Harry Porter)



El profesor Harry Porter, PhD., en la Portland State University construyó una recreación de los primeros computadores con relés que completó en el 2005.

<http://web.cecs.pdx.edu/~harry/Relay/>

Procesadores: Antes del encapsulamiento




El ingeniero británico Paul Law en sus tiempo libres, recreó el planteamiento del Dr. Porter y construyó una máquina que terminó en el año 2020 más compacta. El proceso de construcción se encuentra en su canal de YouTube.



Procesadores: Antes del encapsulamiento


La programación de estos dispositivos se realiza a través de un panel de interruptores (switches) y la visualización de los resultados por medio de luces indicadoras.



Procesadores

Fabricación con encapsulado IC

Procesadores: Los primeros fabricados



Intel 4004

- Lanzamiento: 1971
- 4 bits (8 bits de datos, 12 bits direcciones: 4KiB)
- Velocidad: 740 KHz
- Contiene 2300 transistores, DIP16 a 10µm
- Arquitectura Harvard (almacenamiento separado de programas y datos), pero multiplexado
- 46 instrucciones, pre x86
- Es el primer microprocesador en un simple chip



Intel 8080, Z80

- Lanzamiento: 1974, 1975
- 8 bits (16 bits direcciones: 64KiB)
- Velocidad: 2 MHz, 2.5 - 20 Mhz
- Contiene 6000 transistors, DIP40 a 6µm
- Arquitectura Harvard (almacenamiento separado de programas y datos), pero multiplexado
- 48 instrucciones, pre x86
- Es la base para el Altair 8800 de MITS o el IMSAI 8080
- El sistema operativo CP/M se construyó para este procesador
- Propició que la competencia lanzara al mercado dispositivos como el Motorola 6800 o que el propio Faggin desarrollase el **Z80** en su compañía Zilog, un clon mejorado de este




MOS 6502



- Lanzamiento: 1975
- 8 bits (16 bits direcciones: 64KiB)
- Velocidad: 1 – 3 MHz en pipeline (4x)
- Contiene 3510 transistores, DIP40 a 6µm
- 56 instrucciones
- Cuando se lanzó, era 4 veces más barato que la competencia. Se basaba en el Motorola 6800 con diferente distribución de pines.
- Lo incluyen Apple I, Apple II, Apple III, Commodore PET, VIC-20, Atari, KIM-1, NES, *Terminator*, *Bender (futurama)*
- Una forma modificada es el 6510 (para el Commodore 64), adicionando un puerto E/S de 8 bits.



MOS 6502




- Bus de datos: 8 bits
- Bus de direcciones: 16 bits (64 KiB)
- Este eficiente diseño inspiró el diseño de ARM, un procesador RISC.
- 56 instrucciones, pero pueden tener una variedad de instrucciones indocumentadas, que variaban de un diseño al siguiente.
- Registros:
 - acumulador "A", índice "X", índice "Y", de estado "SR" y Puntero de pila "SP" de 8 bits
 - Contador de programa "PC" de 16 bits.



Procesadores: Familia Motorola MC68x00

- Lanzamiento: 1979 - 1994
- 16/32 bits (24 bits direcciones: 16 MiB, 32 bits: 4 GiB)
- Velocidad: 5 - 75 MHz
- Contiene desde 68000 (donde toma el nombre) hasta 2500000 transistores, $3\mu\text{m}$ – $0.42\mu\text{m}$
- 56 instrucciones, CISC
- Es una familia de microprocesadores (68010, 68020, 68030, 68040 y 68060) usados por Apple Lisa (1983) y en los primeros Macintosh (Mac 128, Mac 512, Mac Plus, Mac SE y Classic) así como Commodore Amiga, Atari ST, NeXTCube, Sun, TI, Cisco, Sega y proyectos industriales.



Año	CHIP	Reloj (MHz)	Bus de datos	Bus de direcciones
1979	68000	8	16	24
1982	68008	8	8	20 - 22
1983	68010	12,5	16	24
1984	68020	12 - 33	32	32
1987	68030	16 - 50	32	32
1989	68040	25-40	32	32
1994	68060	50	32	32

- Han sido usados en una amplia variedad de sistemas, desde calculadoras Texas Instruments hasta sistemas críticos de control de la lanzadera espacial.
- La arquitectura del 68000 es, en muchos sentidos, la de un PDP-11 de 32 bits, notándose aquí la herencia arquitectónica.
- No hubo un 68050, debido a que el diseño que iba a ser el 68050 fue lanzado como una versión del 68040. Tampoco hay revisiones del 68060, ya que Motorola estaba cambiando sus líneas de la familia 68k y 88k a la de los nuevos PowerPC.

Procesadores: PowerPC (PPC)

- Abreviado PPC (Power Performance Computing) son CPUs tipo RISC, desarrollados por IBM, Motorola y Apple con el objetivo de desbancar el dominio Microsoft e Intel con sistemas basados en 80386 y 80486.
- En 1993 apareció el PowerPC 601 y todos los Macintosh desde 1994 hasta 2006 lo incorporaron, así como la Nintendo Wii y la Xbox 360 y en varios modelos IBM.
- El PowerPC 7447 es un procesador de 32 bits de un solo núcleo que fue usado por Apple en sus líneas PowerBook, iBook y Mac mini, desde finales del año 2003 hasta finales del 2005, justo antes de cambiar a procesadores Intel. Estos procesadores se usaron en velocidades de 1 GHz hasta 1.67 GHz.
- En 2002 IBM lanza el PowerPC 970 (PowerPC G5) de alto rendimiento con arquitectura RISC de 64 bits. Está construido a 130nm, y luego el 970FX y 970MP, de 90 nm. Contienen más de 58 millones de transistores. Son capaces de procesar instrucciones de 32-bit en modo nativo. El 970MP tenía doble núcleo y con frecuencia de hasta 2.5 GHz. Se usó en el Apple PowerMAC G5 (2003 - 2005).
- Tiene un rendimiento excepcional en comparación con otros procesadores de la época y con una capacidad de direccionamiento de memoria hasta 8 GB.
- Una de las principales excusas que dio Apple para el cambio de arquitectura fue que consumía gran cantidad de energía y se calentaba demasiado.
- Microsoft y Sun Microsystems desarrollaron versiones de sus sistemas operativos para esta arquitectura (Windows NT 3.51 y Solaris OS).
- Durante mediados de los noventa, los procesadores PowerPC mostraban mejores resultados de rendimiento que la arquitectura x86 de Intel, pero la evidente falta de software desarrollado para esta arquitectura hizo que se abandonara estas iniciativas.



Procesadores

La arquitectura x86:


IA-16, IA32 y AMD64 (x86-64)

Procesadores: La arquitectura x86

- Los procesadores desde el 8086/8088 hasta el 80286 pertenecían a la arquitectura IA-16 (Intel Architecture 16 bits); desde el i386 y procesadores similares fabricados por otras compañías, hasta el Pentium III de Intel y el K7 y Athlon de AMD son IA-32.

- Durante toda su evolución, desde 1978, Intel ha mantenido la compatibilidad binaria con los procesadores precedentes. Esta compatibilidad se rompe con los procesadores **Itanium** e **Itanium2**, con arquitectura IA-64, que son totalmente incompatibles con sus predecesores.



- AMD desarrolla una arquitectura para 64 bits manteniendo soporte para el conjunto de instrucciones x86 que denominó ADM64 y la implementó en el Opteron (procesador para servidores y estaciones de trabajo) en 2003. Posteriormente ha sido implementado en K8 y múltiples variantes del Athlon 64 y posteriores. Intel desarrolló una arquitectura compatible bajo el nombre Intel 64 (antes EM64T), la cual ha sido utilizada desde el Pentium 4 y es completamente diferente a IA-64. También se conoce como x64 ó x86_64 ó x86-64.




Procesadores: La arquitectura x86 (IA-16)

Intel 8086, 8088

- Lanzamiento: 1979
- 16 bits (16/8 bus datos, 20 bits direcciones: 1 MiB)
- Velocidad: 5 - 10 Mhz
- Contiene 29000 transistors, DIP40 a 3μm
- 246 instrucciones, x86, CISC
- Los primeros de la arquitectura x86, siendo base de los primeros IBM-PC (XT, AT, PS/2) y por tanto del sistema operativos MS-DOS y derivados.



Intel 80286 architecture



i80286


- Lanzamiento: 1982
 - Fabricado por Intel, AMD, IBM.
 - 16 bits (24 bits direcciones: 16 MiB)
 - Velocidad: 4 - 25 Mhz
 - Contiene 134000 transistors a 1,5 μm en 68 pines
 - Set de instrucciones x86
 - Fue el primer procesador x86 con modo protegido con 4 anillos de ejecución y división de memoria mediante tablas de segmentos, pero por la estricta política de retrocompatibilidad de Intel siempre se ha mantenido el modo real (acceso directo del software a la BIOS del sistema).
 - Debido al modo protegido, sentó las bases para la aparición de los verdaderos sistemas multitarea de escritorio.
- 
- A close-up photograph of an Intel 80286 microprocessor chip. The chip is a square integrated circuit with a black plastic package and gold-plated pins. The top surface is marked with the Intel logo, the model number '80286-12/S', the manufacturing code 'H 937DC6F', and the copyright notice '(M) (C) INTEL 1982'.

Procesadores: La arquitectura x86 (IA-32)



i80386

- Lanzamiento: 1986
- Fabricado por Intel, AMD, Cyrix IBM.
- 32 bits (32 bits direcciones: 4 GiB)
- Velocidad: 12 - 40 Mhz
- Contiene 275000 transistors a 1 μm en 68 pines
- Set de instrucciones x86, IA-32
- El primer fabricante de PC en diseñar y fabricar un PC basado en el 386 fue Compaq, adelantando a IBM, que había sido la compañía dominante hasta entonces. El éxito del Compaq Deskpro 386 jugó un papel importante en la creación de la industria de clones PC.
- Intel no licenció el diseño del i386 e hizo que tuviera más control sobre su desarrollo y mayores beneficios. De todos modos, AMD introdujo su procesador AMD Am386 compatible con el i386. Esto rompió el monopolio de Intel sobre la arquitectura i386.
- Es el primero en introducir una MMU con un tamaño de página fijo de 4KB. Los procesadores anteriores ya poseían un esquema de segmentación, que en el 386 se puede obviar utilizando un esquema de memoria plano.
- Se sigue fabricando para aplicaciones embebidas y se usa conmutadores, y en la industria aeroespacial para transbordadores y aviones, así como en el telescopio espacial Hubble.




Procesadores: La arquitectura x86 (IA-32)




i80486

- Lanzamiento: 1989
- Fabricado por Intel, AMD, IBM, TI, Cyrix
- 32 bits (32 bits direcciones: 4 GiB)
- Velocidad: 16 - 100 Mhz
- Contiene 1.2 millones de transistores a 1 – 0.6 μm en formato PGA (Pin Grid Array) de 168 pines.
- Set de instrucciones x86, IA-32
- Son muy similares a su anterior generación a nivel interno, salvo por la integración del coprocesador 387 y el conjunto de instrucciones optimizado; este chip incluía una unidad de coma flotante y caché unificado dentro del circuito haciéndolos más rápidos.
- Desde él comenzarían a hacerse cada vez más común los procesadores de chip monolítico.
- Para no exigir mayor velocidad a las placas base, se introdujo la duplicación (y más tarde la triplicación) de frecuencia reloj dentro del integrado. Mientras el motherboard y sus comunicaciones con el procesador a través de sus pines se realizaba a la frecuencia del reloj, las operaciones internas del microprocesador se realizaban al doble (o al triple) de velocidad apareciendo los sufijos DX. Con ello se da inicio de la fiebre de los MHz en los procesadores.
- Con respecto al 386 se añadieron tres nuevas instrucciones, dos de ellas están orientadas al uso de sistemas de multiprocesador.



Procesadores: La arquitectura x86 (IA-32)



K5

- Lanzamiento: 1996
- Fabricado por AMD
- 32 bits (32 bits direcciones: 4 GiB)
- Velocidad: 50 – 200 Mhz
- Contiene 4.3 millones de transistores a 0,8 – 0.25 μm en formato PGA para socket 5.
- Set de instrucciones x86, IA-32
- Es el primer procesador propio que diseñaba y fabricaba AMD.
- La arquitectura RISC86 del AMD K5 era más semejante a la arquitectura del Intel Pentium Pro que a la del Pentium. El K5 es internamente un procesador RISC con una Unidad x86-decodificadora que transforma todos los comandos x86 de la aplicación en comandos RISC. Este principio se usa hasta hoy en todos los CPUs x86.
- En todos los aspectos era superior el K5 al Pentium, sin embargo AMD tenía poca experiencia en el desarrollo de microprocesadores y por esta razón fue necesario esperar un año después de lo planeado para poderlo sacar al mercado.



Pentium, Pentium Pro

- Lanzamiento: 1993, 1995
- Fabricado por Intel
- 32 bits (32 bits direcciones: 4 GiB)
- Velocidad: 60 - 300 Mhz
- Contiene 3.1 millones de transistores a 0,8 – 0.25 μm en formato PGA para socket 4, 5 y 6. (Socket 8 en el Pentium Pro).
- Set de instrucciones x86, IA-32
- Intel no lo llamó 586 debido a que no es posible registrar una marca compuesta solamente de números.
- Incluían instrucciones MMX que brindaban un mejor manejo de aplicaciones multimedia.
- La aparición de este procesador se llevó a cabo con un movimiento económico impresionante, acabando con la competencia y AMD tuvo que crear sus procesadores desde cero, lanzando el K5 para hacerle competencia.
- Poseía una arquitectura capaz de ejecutar dos operaciones a la vez gracias a sus dos pipeline de datos de 32 bits cada uno.
- El Pentium Pro tenía un núcleo diferente a Pentium, llamado P6 que tenía como características la ejecución fuera de orden, ejecución especulativa y una tubería adicional para instrucciones sencillas. La ejecución especulativa (era la ejecución provisional de código después de un salto que no se sabía si iba a ser realizado), incrementaba considerablemente el fallo de despreciar un salto, y el Pentium Pro en aquel entonces usaba un algoritmo de predicción de saltos más sofisticado que el Pentium

Procesadores: La arquitectura x86 (IA-32)



AMD K6, K6-2, Athlon (K7)


- Lanzamiento: 1997, 1998 y 1999
- 32 bits (32 bits direcciones: 4 GiB)
- Velocidad: 200 – 300 Mhz (233 – 500 Mhz en K6-2, 700 – 2.4 GHz en el Athlon)
- Contiene 8.8 - 22 millones de transistores a 250 nm para socket 7 (Socket A y Slot A para el Athlon).
- La principal ventaja competitiva del K6 con respecto a la oferta de Intel era su precio, bastante más barato que el Pentium II, e incluso que el Pentium MMX, al que superaba en prestaciones. Tuvo una importante aceptación en el mercado, presentando a AMD como un rival de peso frente al monopolio que ostentaba Intel en el mercado.
- El K6-2 incluyó un conjunto de instrucciones en coma flotante que mejoraba sustancialmente el rendimiento de aplicaciones 3D que llamó 3D Now!
- El Athlon en un principio mantuvo su liderazgo de rendimiento sobre los microprocesadores de Intel y fue el primer procesador en superar la barrera de 1 GHz.
- Internamente el Athlon es un rediseño de su antecesor, al que se le mejoró el sistema de coma flotante (ahora son 3 unidades de coma flotante que pueden trabajar simultáneamente) y se le aumentó la memoria caché.

Intel Pentium II, Pentium III

- Lanzamiento: 1993, 1995
- 32 bits (32 bits direcciones: 4 GiB)
- Velocidad: 233 - 450 Mhz (400 Mhz – 1.5 GHz en el Pentium III)
- Contiene 7.5 millones de transistores (9.5 en Pentium III) a 350 – 250 nm en formato cartridge para Slot 1. El Pentium III también disponía de socket 370.
- Es una mejora del Pentium Pro, para mejorar el rendimiento en la ejecución de código de 16 bits, añadir el conjunto de instrucciones MMX y eliminar la memoria caché de segundo nivel del núcleo del procesador, colocándola en una tarjeta de circuito impreso junto a este.
- Pentium II se presenta en un encapsulado SECC, con forma de cartucho. El cambio de formato de encapsulado se hizo para mejorar la disipación de calor.
- Aparece la denominación **Celeron** de bajo presupuesto y **Xeon** para quienes necesitaban de gran poder de cómputo.
- El Pentium III es una mejora de su antecesor, siendo la diferencia más notable la introducción de instrucciones SSE (mejora app 3D).



Procesadores: La arquitectura x86 (AMD64 – x86-64)



AMD Athlon 64 (K8), Athlon 64 X2

- Lanzamiento: 2003
- 64 bits (64 bits direcciones: 16 EiB)
- Velocidad: 1.0 – 3.3 GHz
- Contiene 105 millones de transistores a 90 - 65 nm
- Socket 754, 939, 940, AM2 y AM2+.
- La línea para servidores se denomina Opteron. La de bajo coste es Duron y posteriormente Sempron.
- Fue el primero en implementar la arquitectura ADM64; fue el primero en realizar un agregado importante a la arquitectura x86 diseñada por otra compañía que no era Intel. Intel se vio forzada a seguir su ejemplo y lanzar una familia con arquitectura NetBurst modificada la cual era totalmente compatible en software con la especificación y el diseño de AMD.
- Presenta un controlador de memoria en el propio circuito integrado del procesador y otras mejoras de arquitectura que le dan un mejor rendimiento, incluso ejecutando código heredado de 32 bits. Soporta memoria DDR.
- El Athlon 64 X2 es una mejora. Soporta Memoria DDR2, contienen dos núcleos y pueden procesar varias tareas a la vez rindiendo mucho mejor que los procesadores de un único núcleo.

Intel Pentium IV, Pentium D

- Lanzamiento: 2000, 2005
- 64 bits (64 bits direcciones: 16 EiB)
- Velocidad: 1.3 - 4 GHz
- Contiene 125 millones de transistores a 180 – 65 nm
- Socket 423, 478 y LGA 775 (Lang Grid Array – Los pines están en la placa base)
- Usa el mismo conjunto de instrucciones AMD64 pero la llama EM64T (Extended Memory Technology).
- Es el primer microprocesador con un diseño completamente nuevo desde el Pentium Pro.
- Los Pentium D consisten en 2 procesadores Pentium 4 metidos en un solo encapsulado, y no son monolíticos: que no comparten la memoria caché y no se comunican directamente, sino que lo hacen a través del bus del sistema.



Procesadores: La arquitectura x86 (AMD64 – x86-64) – Multinúcleo en AMD




Microarquitectura K10, K10.5

- Lanzamiento: 2006, 2008
- 64 bits (64 bits direcciones: 16 EiB)
- Velocidad: 2.4 – 3.8 GHz
- Construcción: 65 – 45 nm
- Procesadores: Phenom, Phenom II, Athlon II, A Series APU
- Núcleos: 2, 3, 4 o 6
- Socket AM, AM2+, AM3
- Memoria: DDR2, DDR3.
- Los procesadores Phenom están diseñados para facilitar el uso inteligente de energía y recursos del sistema, listos para la virtualización.
- El término unidad de procesamiento acelerado o APU fue utilizado por primera vez. APU es el nombre comercial dado por AMD a su serie de microprocesadores de 64 bits (A Series) que combinan una unidad central de procesamiento (CPU) multinúcleo, con una unidad de procesamiento gráfico (GPU) y un bus de interconexión de alta velocidad.
- Las consolas de videojuegos Sony PlayStation 4 y Microsoft Xbox One usan estos procesadores.

Microarquitectura Bulldozer

- Lanzamiento: 2011
- 64 bits (64 bits direcciones: 16 EiB)
- Velocidad: 2.8 – 4.2 GHz
- Construcción: ~1,6 millones a 32 – 28 nm
- Procesadores: FX-8150, FX-8120, FX-8100, FX-6200, FX-6100, FX-4100, FX-6120, FX-4120 y el FX-4170.
- Núcleos: 2/4, 3/6, 4/8
- TDP: 95 – 125 W
- Socket AM3+
- Memoria: DDR3.
- Estos chips están diseñados para disipar entre 10 y 125W de TDP.
- Los núcleos Bulldozer soportan todas las instrucciones actualmente implementadas en procesadores Intel (incluyendo SSE3, SSE4.1, SSE4.2, AES, CLMUL, y AVX) junto a otros sets de instrucciones propuestos por AMD (XOP y FMA4)
- La reducción de tamaño de los cores de enteros (INT cores) y en la compartición entre cada pareja de INT cores del resto de circuitería del módulo (la caché L1i de 64 KB, la caché L2 de 2 MB y la unidad SIMD FPU), en teoría ahorra transistores y espacio en el die, y con ello reduce costes y aumenta las prestaciones por mm² de silicio.



Procesadores: La arquitectura x86 (AMD64 – x86-64) – Multinúcleo en AMD

Microarquitectura Zen

- Lanzamiento: 2017
- 64 bits (64 bits direcciones: 16 EiB)
- Velocidad: 2.3 – 4.9 GHz
- Construcción: a 14 – 7 nm
- Procesadores: Ryzen 3, 5, 7 y 9; Ryzen Threadripper; Epyc, Rome; Athlon.
- Núcleos: 2/4 (de entrada); 4/8, 6-12 (general); 8/16, 10/20 (entusiasta); hasta 64/128 (servidores)
- TDP: 95 – 125 W
- Socket AM4, TR4, SP3
- Memoria: DDR4.
- Zen es un diseño desde cero que difiere de Bulldozer, son más eficientes energéticamente, y pueden ejecutar significativamente más instrucciones por ciclo.
- Se introduce el SMT (multihilo simultáneo), permitiendo que cada núcleo ejecute dos hilos.
- Los Threadripper son para equipos de escritorio de alto rendimiento (HEDT) soportan RAM DDR4 de cuádruple canal (quad-channel) y ofrecen 64 líneas PCIe 3.0 (a diferencia de las 24 líneas en Ryzen), usando el zócalo TR4; los procesadores de servidor Epyc ofrecen 128 líneas PCI 3.0 y DDR4 de óctuple canal (octa-channel) usando el zócalo SP3.
- Los controladores de memoria, PCIe, SATA y USB están integrados en el mismo chip que los núcleos del procesador. Esto tiene ventajas en el ancho de banda y el consumo de energía, a expensas de la complejidad y área del chip.



Procesadores: La arquitectura x86 (AMD64 – x86-64) – Multinúcleo en Intel

Intel Core Microarchitecture

- Lanzamiento: 2006
- 64 bits (64 bits direcciones: 16 EiB)
- Velocidad: 1.06 – 3.3 GHz
- Construcción: a 65 - 45 nm
- Procesadores: Pentium Dual-Core, Core2Duo, Core2Quad, Core2 Extreme
- Núcleos: 1/2, 2/2, 2/4, 4/4
- Socket LGA775, PGA478
- Aprovecha la fama de la marca Pentium y quiere transmitir al mundo que se habían renovado y pasado a ser de doble núcleo.
- Los procesadores Pentium Dual-Core de socket 775 son en realidad procesadores Core 2 Dúo recortados en cuanto a memoria caché y a juegos de instrucciones, pero comparten el mismo núcleo y tecnología de fabricación.
- Gran capacidad de overclock, llegando algunos de sus modelos, como el E2140, a duplicar su velocidad de reloj (de 1,6 a 3,2 Ghz) sin necesidad de utilizar una placa base de gama alta.
- La marca Core 2 abarca las líneas Solo (un núcleo), Duo (doble núcleo), Quad (cuádruple núcleo), y Extreme (CPU de dos o cuatro núcleos para entusiastas)



Procesadores: La arquitectura x86 (AMD64 – x86-64) – Multinúcleo en Intel

Intel i3, i5, i7, i9

- Lanzamiento: 2009
- 64 bits (64 bits direcciones: 16 EiB)
- i3 es la versión de entrada, i5 la general, i7 para entusiastas
- Existe una versión de más rendimiento denominada i7 extreme
- También existen versiones de bajo rendimiento, inferiores al i3 denominadas Pentium y Celeron
- Existe una versión de bajo consumo energético y bajo rendimiento denominada Atom
- Intel conserva los nombres comerciales, pero se caracteriza en este periodo en el cambio de la microarquitectura y con ello generalmente el socket en el tiempo (generaciones) y puede agregar y/o modificar características (caché, núcleos, acceso a buses, etc.)
- Dependiendo de si se permite overclock, si tienen gráfica integrada, bajo consumo, de escritorio, se adiciona una letra al modelo.



Gen	Microarquitectura	Año	frecuencia (GHz)	núcleos				Zócalo	TDP (W)	Const (nm)	Mem
				i3	i5	i7	i9				
1	Nehalem	2009	1,6 - 3,6	2/2	2/4; 4/4	3/6; 4/8	-	LGA1156, LGA1366, LGA1567	35 - 95	45 - 32	DDR3
2	Sandy Bridge	2011	1,6 - 3,8	2/2, 2/4	2/4; 4/4	4/8, 6/12	-	LGA2011, LGA1155	35 - 95	32	DDR3
3	Ivy Bridge	2012	2,0 - 3,8	2/4	2/4; 4/4	4/8, 6/12	-	LGA2011, LGA1155	45 - 130	22	DDR3
4	Haswell	2013	2,0 - 3,8	2/4	2/4; 4/4	4/8, 6/12	-	LGA1150, PGA947	45 - 130	22	DDR3
5	Broadwell	2014	2,0 - 3,8	2/4	4/4	4/4, 4/8, 6/6, 6/10	-	LGA1150, BGA1364	15 - 140	14	DDR3
6	Skylake	2015	hasta 4,5	2/4	2/4, 4/4	4/8, 6/12,	-	LGA1151, LGA2066, LGA3647, BGA1168, BGA1356	35-255	14	DDR3, DDR4
7	Kaby Lake	2016	hasta 4,5	2/4	4/4, 4/8	4/8, 6/12, 8/16	-	LGA1151, LGA2066, LGA3647, BGA1168, BGA1356	35 - 112	14	DDR3, DDR4
8	Coffee Lake (Desktop)	2017	hasta 4,9	2/4, 4/4	4/8, 6/6	4/8, 6/12, 8/8	6/12, 8/16	LGA1151+	35 - 127	14+	DDR4
	Whiskey Lake (Móvil)	2017	hasta 4,8	2/4	4/8	4/8	-	BGA1528	25	14+	DDR4
9	Cannon Lake (Móvil)	2018	3,2	2/4	-	-	-	LGA1151+	15	10	DDR4
10	Sunny Cove Core - Ice Lake (Móviles)	2019	hasta 4,1	2/4	4/8	4/8	-	BGA1526	9 - 28	10	DDR4
	Comet Lake	2019	hasta 5,3	2/4, 4/8	4/8, 6/12	6/12, 8/16	8/16, 10/20	LGA1200	35 - 125	14	DDR4
	Cascade Lake (entusiastas)	2019	hasta 4,6	-	-	-	10/20, 12/24, 14/28, 18/36	LGA2066, LGA3647, BGA1526	85 - 205	14	DDR4
11	Tiger Lake (Móvil)	2020	hasta 4,8	2/4	4/8	4/8	-	BGA1440	15 - 45	10	DDR4
	Rocket Lake (Desktop)	2021						LGA1200		14	DDR4

Procesadores

¿Cómo funciona la arquitectura x86?

Procesadores - La arquitectura x86

Modos de funcionamiento

- **Modo protegido:** Es el modo de funcionamiento normal del procesador, en el que están disponibles todas sus características.
- **Modo real:** Es un modo de compatibilidad con el 8086, salvo por la capacidad de cambiar a modo protegido. El procesador siempre comienza su ejecución en este modo (tras el arranque o un reset).
- **Modo de mantenimiento:** Es un modo en el que se entra por una interrupción del APIC, útil sólo para labores de mantenimiento del sistema operativo (manejo del control de potencia o seguridad).

Características básicas (IA-32)

- La arquitectura x86 es de longitud de instrucción variable, de tipo registro memoria y diseño CISC.
- El espacio de direcciones lineal es de 4GB, aunque la memoria física puede llegar hasta los 64GB en algunos modelos, con acceso desalineado y almacenamiento little-endian.
- Un programa normal dispone de 8 registros de propósito general de 32 bits, 6 registros de segmento de 16 bits, un registro de estado EFLAGS y un puntero de instrucción EIP, ambos de 32 bits. Dichos registros se pueden acceder desde las operaciones de propósito general, compuestas por las instrucciones de aritmética entera, las instrucciones de control de flujo, las de operaciones con bits y con cadenas de bytes, y las instrucciones de acceso a memoria.
- Un conjunto de 8 registros de coma flotante de 80 bits, un conjunto de 8 registros MMX y XMM, de 64 y 128 bits respectivamente, para realizar operaciones SIMD.
- Un conjunto de recursos para el manejo de la pila y la invocación de subrutinas.
- El SO dispone además de puertos E/S, registros de control, de manejo de memoria, de depuración, de monitorización, etc.

Procesadores - La arquitectura x86


Registros de propósito general

Se pueden utilizar casi en cualquier caso (hay que tener mucho cuidado con el puntero de pila). En IA-16 se extendieron de 8 bits (compatibilidad), agregando el sufijo X.



- Para usar el modo 8 bits, se usa el sufijo H o L.
- Para el modo 16 bits, el sufijo es X.
- Para IA-32 se agrega el prefijo E.
- Para AMD64 se cambia el prefijo E por R.

Además estos registros tienen un uso especial en algunas instrucciones. Por ejemplo, para IA-32:

- EAX Registro acumulador. Fuente y destino en algunas operaciones.
- EBX Puntero a los datos en el segmento DS.
- ECX Contador en las operaciones de cadena y bucles.
- EDX Puntero a los puertos de E/S.
- ESI Puntero fuente en las operaciones de cadena y puntero a datos en el segmento DS.
- EDI Puntero destino en las operaciones de cadena y puntero a datos en el segmento ES.
- ESP Puntero de pila.
- EBP Puntero a los datos alojados en la pila.




Registros RSI, RDI, RBP, RSP



Procesadores - La arquitectura x86

El registro PUNTERO A INSTRUCCIÓN y el BANDERAS DE ESTADO

- El registro IP apunta a la siguiente instrucción a ejecutar del segmento de código. Su valor se ve modificado con la ejecución de cada instrucción o como resultado de ejecutar una instrucción de control de flujo (JMP, Jxx, CALL, RET, RET n, IRET). Al registro IP se le conoce como el puntero a instrucción o contador de programa.
- El registro de banderas (FLAGS) contiene el estado del procesador en un momento dado, incluyendo los bits de condición (S, Z, P, C, ...)
- Uno de los bits más importantes desde el punto de vista del SO es el bit de "interrupciones habilitadas" (IF). Controla si el procesador debe responder a las peticiones de interrupción enmascarables. Activo (1) indica que sí se atiende a las interrupciones. No debe modificarse directamente, sino mediante las instrucciones CLI y STI, que inhabilitan y habilitan las instrucciones respectivamente.




Procesadores - La arquitectura x86

- Otros elementos importantes son los dos bits del campo IOPL, que indican el nivel de privilegio necesario para acceder a los puertos de E/S, y el bit TF que indica si el proceso actual está siendo trazado para depuración, en cuyo caso las instrucciones se ejecutan paso a paso (produciéndose una excepción tras la ejecución de cada instrucción).


Los niveles de privilegio

- Los procesadores de la arquitectura IA-32 tienen 4 niveles de privilegio (0-3), siendo el PL 0 el de mayor nivel de privilegio.
- El nivel de privilegio 0 (PL 0) es el que permite mayor acceso a los recursos del procesador. Es el utilizado por el SO, puesto que en él se pueden ejecutar todas las instrucciones del procesador y en él se tiene acceso a los puertos de entrada/salida.
- El nivel de privilegio 3 (PL 3) es el de acceso más restringido. Las aplicaciones normalmente se ejecutan en este nivel, en el que sólo se pueden ejecutar las instrucciones de propósito general y no se tiene acceso a los puertos de E/S. Existen instrucciones que otorgan el acceso a algunos puertos de E/S y que permiten ejecutar instrucciones tales como STI o CLI. Por supuesto, estas instrucciones no se pueden ejecutar en el PL 3 sino que las ejecuta el S.O. en PL 0 y su efecto se mantiene al volver al proceso.
- El sistema operativo Linux sólo utiliza los niveles 0 y 3, que se denominan modo núcleo y modo usuario.
- El nivel de privilegio actual (CPL) se encuentra en los bits 0 y 1 de los registros CS y SS.

Anillos de protección



Nivel 0: Núcleo del Sistema Operativo
Nivel 1 y 2: Servicios del sistema operativo (Drivers, etc.)
Nivel 3: Aplicaciones





Procesadores - La arquitectura x86

Tablas de descriptores

Cuando el procesador está en el nivel de privilegio 0 tiene acceso a una serie de registros y estructuras de datos que permiten controlar el comportamiento del procesador, el manejo de memoria, etc.


La figura de la derecha muestra un resumen de todas las estructuras de datos y registros implicados.

La tabla de descriptores globales (GDT) y la tabla de descriptores locales (LDT) contienen la información (descriptores) referente a los diferentes segmentos existentes en el sistema



- AVL — Available for use by system software
- BASE — Segment base address
- D/B — Default operation size (0 = 16-bit segment; 1 = 32-bit segment)
- DPL — Descriptor privilege level
- G — Granularity
- LIMIT — Segment Limit
- P — Segment present
- S — Descriptor type (0 = system; 1 = code or data)
- TYPE — Segment type

La tabla de descriptores de interrupción (IDT) contiene los vectores de interrupción, junto con información sobre permisos, inhabilitación de interrupciones, etc. En los descriptores de interrupción hay selectores sobre la tabla GDT o LDT.






Los registros de segmento (CS, DS, SS, ES, FS y GS) son índices (selectores) sobre dichas tablas.

Visible Part		Hidden Part
Segment Selector	Base Address, Limit, Access Information	
		CS
		SS
		DS
		ES
		FS
		GS

Procesadores - La arquitectura x86

Manejo de memoria en el modo protegido

- Tiene un esquema de memoria denominado segmentación + paginación.
- A las *direcciones lógicas* (las emitidas por los procesos) se les aplica primero un esquema de segmentación con el que se obtiene una *dirección lineal*.
- Posteriormente, a la dirección lineal se le aplica el esquema de paginación (si está activado), para obtener la *dirección física*.
- Las tablas de descriptores utilizadas en la segmentación se acceden utilizando los registros GDTR y LDTR y se indexan con los registros de segmento o mediante las entradas en la IDT.
- Aunque la paginación sí puede desactivarse en la arquitectura IA-32, la segmentación está siempre activa.




Procesadores - La arquitectura x86

Modelos de memoria


En el modo protegido existen dos posibles modelos de memoria:

- **Modelo plano:** Todos los segmentos se solapan apuntando a la dirección 0 y con el límite a 4GB. Es el modelo utilizado por Linux, ya que la segmentación no puede desactivarse.
- **Modelo segmentado:** Cada zona de memoria está contenida en un segmento, con unas características concretas y del cual no se puede salir.



31	15	0	
Dirección base mapa de E/S		T	100
Selector segmento LDT			96
GS			92
FS			88
DS			84
SS			80
CS			76
ES			72
EDI			68
ESI			64
EBP			60
ESP			56
EBX			52
EDX			48
ECX			44
EAX			40
EFLAGS			36
EIP			32
CD3 (PDBR)			28
SS2			24
ESP2			20
SS1			16
ESP1			12
SS0			8
ESP0			4
Enlace a tarea previa			0

Además la arquitectura tiene un tipo de segmento especial, el segmento de estado de tarea, dónde se mantiene la información sobre una tarea. La arquitectura IA-32 tiene su propio concepto de tarea implementado en el procesador y no tiene por que coincidir con el modelo utilizado por el SO





En este segmento se almacenan los registros de segmento, los registros de propósito general, los registros EIP, EFLAGS y la dirección base del directorio de páginas (CR3), la dirección de la tabla LDT, los punteros a las pilas de los niveles de privilegio del 0, 1 y 2, etc.


Procesadores - La arquitectura x86

Manejo de interrupciones y excepciones

La arquitectura utiliza un tratamiento de las interrupciones vectorizado. El controlador de interrupción envía un identificador de la interrupción producida, y éste se utiliza como índice en la tabla de vectores de interrupción para seleccionar el código del manejador de interrupción adecuado.




DPL	Descriptor Privilege Level
Offset	Offset to procedure entry point
P	Segment Present flag
Selector	Segment Selector for destination code segment
D	Size of gate: 1 = 32 bits; 0 = 16 bits



La tabla de descriptores de interrupción (IDT) contiene una entrada para cada posible excepción o interrupción que se pueda producir. La dirección base de dicha tabla se encuentra en el registro IDTR.


Cada entrada contiene un descriptor que indica qué zona de código es la que se debe ejecutar cuando se produzca la interrupción o excepción correspondiente.

Procesadores - La arquitectura x86



Cuando se lleva a cabo la invocación de una interrupción, el procesador automáticamente almacena en la pila de la tarea actual el valor de algunos registros. De esta forma, el procesador es capaz de recuperar el estado de la tarea interrumpida una vez termine el manejador de interrupción (ejecutando la instrucción IRET).


La diferencia entre una invocación a través de una trap gate o una interrupt gate es que las rutinas de tratamiento de interrupción invocadas a través de una interrupt gate desactivan automáticamente las interrupciones.



Procesadores - La arquitectura x86

Invocación de una función

- En C normalmente se utiliza la pila para pasar parámetros entre funciones. Antes de realizar la llamada a una función se insertan en la pila todos los parámetros luego se invoca a la función y ésta lee los parámetros de la pila.
- Cuando se realiza la invocación de una función utilizando las instrucciones CALL y RET, la estructura típica de la pila es la que se muestra en la figura.
- El orden en el que se insertan los parámetros en la pila es importante. Los últimos parámetros en insertarse en la pila son los primeros parámetros en la declaración de la función C.
- El compilador gcc posee algunas directivas que permiten especificar que una función recibirá los parámetros a través de los registros de propósito general.



Realización de las operaciones de E/S

En cualquier sistema de cómputo, independientemente de la arquitectura de procesador que utiliza, para facilitar el uso de los dispositivos, éstos se dividen en dos componentes:

1. El componente eléctrico: la cual se denomina controlador del dispositivo.
2. El componente mecánico: es a lo que se llama propiamente dispositivo.

Esta división permite un diseño más modular del dispositivo, además de simplificar su uso, ya que la CPU casi siempre trabaja con el controlador (más fácil de usar), que hace de interfaz entre la CPU y el dispositivo.

- El controlador contiene una serie de registros llamados puertos de entrada/salida.
- Estos registros son accesibles (pueden ser leídos y modificados) mediante la ejecución de instrucciones máquina.
- Las operaciones de E/S se realizan a través de la carga y lectura de estos registros.



Realización de las operaciones de E/S

Casi todo controlador dispone de los siguientes registros:

- **Registro de estado.** Indica la situación actual del dispositivo. Un bit del registro, al que llamaremos bit de ocupación, indica si el dispositivo está ocupado (el bit tendrá el valor uno) realizando una operación de E/S o si está desocupado (el bit tendrá el valor cero), y, por tanto, preparado para recibir una orden.
- **Registro de órdenes.** En este registro se escribe la operación de E/S que se desea que realice el dispositivo. Por ejemplo, en una cinta un código de 00 puede indicar rebobinar la cinta, 01 leer de la cinta, 10 escribir en la cinta, etc. El controlador se encarga de traducir estas órdenes en órdenes comprensibles para el dispositivo.
- **Buffer.** Un buffer es un almacén (memoria) de información. El buffer del controlador se utiliza para guardar temporalmente los datos implicados en una operación de E/S. Por ejemplo, si se quiere escribir en una impresora, se carga la información a escribir desde memoria principal al buffer. Posteriormente, el controlador mandará dicha información desde el buffer a la impresora.

Fin